LabsLand FPGA Community
Ejecuta programas RISC-V para Nios V en una DE1-SoC real usando C, ensamblador o subida directa de ELF.
Información del laboratorio
Este laboratorio da acceso remoto a una placa Terasic DE1-SoC real con el sistema FPGAcademy DE1-SoC Computer with Nios V. LabsLand fija el bitstream de la FPGA, de modo que el estudiante se centra en compilar o subir programas ELF para el procesador soft-core RISC-V Nios V y observar el resultado en la placa real.
El laboratorio encaja en actividades introductorias e intermedias de sistemas embebidos, ensamblador RISC-V, C embebido, E/S mapeada en memoria, programacion GPIO, salida por JTAG UART y uso de procesadores soft-core en hardware FPGA. Actividades habituales incluyen imprimir mensajes por JTAG UART, leer interruptores, controlar LEDs, comparar implementaciones en C y ensamblador, y subir binarios ELF proporcionados por el profesor.
El objetivo fisico es una placa Terasic DE1-SoC con una FPGA Intel/Altera Cyclone V SoC. LabsLand programa la placa con el bitstream FPGAcademy DE1-SoC Computer with Nios V antes de cargar el ELF del estudiante. En este MVP, estas entradas no permiten cambiar la logica FPGA ni subir un SOF personalizado; ejecutan firmware sobre el sistema Nios V proporcionado.
Los controles en pantalla se etiquetan como NSW0 a NSW9. Son interruptores logicos de Nios V mapeados a la ruta GPIO/JP1 que usa el sistema FPGAcademy fijo. Los programas iniciales y de demostracion reflejan NSW0..NSW9 en LEDR0..LEDR9, por lo que el estudiante puede verificar su programa con la camara de la placa real. El nombre NSW es intencional porque este sistema Nios V usa un mapeo de controles remoto distinto al de los interruptores genericos del modo HDL.
Para consultar el sistema de procesador, el mapa de memoria y los detalles de E/S, usa la referencia FPGAcademy DE1-SoC Computer with Nios V. El panel de documentacion del laboratorio tambien enlaza esta referencia dentro de cada sesion.
Qué hacen los estudiantes
Lecciones listas para usar
Consulta actividades listas para el aula que guían al alumnado durante el uso del laboratorio real.
El alumnado abre la entrada de carga Nios V Upload (.elf) for DE1-SoC, ejecuta el programa precompilado hello.elf y registra como evidencia la línea Hello from Nios V del terminal JTAG UART de la placa real.
El alumnado modifica código C para controlar E/S mapeada en memoria en un sistema Nios V, lee los controles lógicos `NSW0..NSW9`, controla los LED y explica cómo las direcciones conectan el código con el hardware.
El alumnado modifica E/S en ensamblador RISC-V, analiza paso a paso las instrucciones de carga y almacenamiento y prueba cómo los interruptores `NSW` de la interfaz remota se reflejan en los LED de la DE1-SoC.
Experimentos disponibles
Upload an ELF program and run it on the fixed FPGAcademy DE1-SoC Computer with Nios V. Representative hello and switch-to-LED binaries are preloaded.
Write C code in CodeIDE, build a Nios V ELF, and run it on a real DE1-SoC configured with the fixed FPGAcademy Nios V system. The default program mirrors NSW0..NSW9 to LEDR0..LEDR9.
Write RISC-V assembly in CodeIDE, build a Nios V ELF, and run it on a real DE1-SoC configured with the fixed FPGAcademy Nios V system. The default program mirrors NSW0..NSW9 to LEDR0..LEDR9.