DE1-SoC 用 Nios V

概要

このラボでは、Nios V システムを搭載した FPGAcademy DE1-SoC コンピューターを実行している実際の Terasic DE1-SoC ボードにリモート アクセスすることができます。 FPGA ビットストリームは LabsLand によって修正されるため、学生は Nios V RISC-V ソフトコア プロセッサ用の ELF プログラムを構築またはアップロードし、ライブ ボードで結果を観察することに集中します。

ラボの利用方法

• DE1-SoC 用の Nios V: 既存の ELF プログラムをアップロードし、固定された Nios V システム上で実行します。
• DE1-SoC 用 Nios VC IDE: CodeIDE に C コードを記述し、Nios V ELF をビルドして、ボードにアップロードします。
• DE1-SoC 用の Nios V アセンブリ IDE: CodeIDE に RISC-V アセンブリを書き込み、Nios V ELF を構築して、ボードにアップロードします。

コースやアクティビティに最適

このラボは、組み込みシステム、RISC-V アセンブリ、組み込み C、メモリ マップド I/O、GPIO プログラミング、JTAG UART 出力、および FPGA ハードウェア上のソフトコア プロセッサ ワークフローの入門および中級アクティビティに役立ちます。一般的な演習には、JTAG UART を介したメッセージの出力、スイッチ入力の読み取り、LED の駆動、C 実装とアセンブリ実装の比較、教員が提供する ELF バイナリのアップロードなどが含まれます。

ハードウェアと固定システム

物理ターゲットは、Intel/Altera Cyclone V SoC FPGA を搭載した Terasic DE1-SoC ボードです。 LabsLand は、生徒 ELF がロードされる前に、Nios V ビットストリームを使用して FPGAcademy DE1-SoC コンピューターでボードをプログラムします。この MVP では、学生は FPGA ファブリックを変更したり、これらのエントリからカスタム SOF をアップロードしたりしません。提供された Nios V システム上でファームウェアを実行します。

スイッチとLEDのマッピング

画面上のコントロールにはラベルが付けられています NSW0 を通して NSW9。これらは、固定 FPGAcademy システムによって使用される GPIO/JP1 入力パスにマップされた論理 Nios V スイッチです。スターター プログラムとデモ プログラムはミラーリングされます NSW0..NSW9 に LEDR0..LEDR9, そのため、学生は実際のボードカメラでプログラムを確認できます。 NSW の名前は、この Nios V システムが汎用の HDL モード スイッチ ラベルとは異なるリモート コントロール マッピングを使用しているため、意図的に付けられています。

参考文献

プロセッサ システム、メモリ マップ、および I/O の詳細については、 Nios V リファレンスを備えた FPGAcademy DE1-SoC コンピューター。ラボのドキュメント パネルには、各セッション内からのこのリファレンスもリンクされています。