Nios V untuk DE1-SoC

Ringkasan

Lab ini memberi siswa akses jarak jauh ke papan Terasic DE1-SoC nyata yang menjalankan Komputer FPGAcademy DE1-SoC dengan sistem Nios V. Bitstream FPGA ditetapkan oleh LabsLand, sehingga siswa fokus membuat atau mengunggah program ELF untuk prosesor soft-core Nios V RISC-V dan mengamati hasilnya secara langsung pada papan fisik.

Cara menggunakan laboratorium

• Nios V untuk DE1-SoC: unggah program ELF yang ada dan jalankan pada sistem Nios V yang sudah ditetapkan.
• Nios V C IDE untuk DE1-SoC: tulis kode C di CodeIDE, buat Nios V ELF, dan unggah ke papan.
• Assembly IDE Nios V untuk DE1-SoC: tulis kode assembly RISC-V di CodeIDE, buat Nios V ELF, dan unggah ke papan.

Cocok untuk kursus dan aktivitas

Lab ini berguna untuk aktivitas tingkat pengantar dan menengah dalam sistem tertanam, assembly RISC-V, C tertanam, I/O yang dipetakan memori, pemrograman GPIO, keluaran JTAG UART, dan alur kerja prosesor inti lunak pada perangkat keras FPGA. Latihan umum termasuk mencetak pesan melalui JTAG UART, membaca input sakelar, menggerakkan LED, membandingkan implementasi C dan assembly, dan mengunggah biner ELF yang disediakan instruktur.

Perangkat keras dan sistem tetap

Target fisiknya adalah papan Terasic DE1-SoC dengan Intel/Altera Cyclone V SoC FPGA. LabsLand memprogram papan dengan Komputer FPGAcademy DE1-SoC dengan bitstream Nios V sebelum ELF siswa dimuat. Dalam MVP ini, siswa tidak mengubah struktur FPGA atau mengunggah SOF khusus dari entri ini; mereka menjalankan firmware pada sistem Nios V yang disediakan.

Pemetaan sakelar dan LED

Kontrol di layar diberi label NSW0 hingga NSW9. Ini adalah sakelar Nios V logis yang dipetakan ke jalur input GPIO/JP1 yang digunakan oleh sistem FPGAcademy tetap. Program starter dan demo mencerminkan NSW0..NSW9 ke LEDR0..LEDR9, sehingga siswa dapat memverifikasi program mereka dengan kamera papan sebenarnya. Penamaan NSW disengaja karena sistem Nios V ini menggunakan pemetaan kendali jarak jauh yang berbeda dari label sakelar mode HDL umum.

Referensi

Untuk sistem prosesor, peta memori, dan detail I/O, lihat Komputer FPGAcademy DE1-SoC dengan referensi Nios V. Panel dokumentasi lab juga menghubungkan referensi ini dari dalam setiap sesi.