Nios V para DE1-SoC

Resumen

Este laboratorio da acceso remoto a una placa Terasic DE1-SoC real con el sistema FPGAcademy DE1-SoC Computer with Nios V. LabsLand fija el bitstream de la FPGA, de modo que el estudiante se centra en compilar o subir programas ELF para el procesador soft-core RISC-V Nios V y observar el resultado en la placa real.

Formas de usar el laboratorio

• Nios V para DE1-SoC: subir un programa ELF existente y ejecutarlo sobre el sistema Nios V fijo.
• Nios V C IDE para DE1-SoC: escribir codigo C en CodeIDE, compilar un ELF para Nios V y subirlo a la placa.
• Nios V Assembly IDE para DE1-SoC: escribir ensamblador RISC-V en CodeIDE, compilar un ELF para Nios V y subirlo a la placa.

Asignaturas y actividades recomendadas

El laboratorio encaja en actividades introductorias e intermedias de sistemas embebidos, ensamblador RISC-V, C embebido, E/S mapeada en memoria, programacion GPIO, salida por JTAG UART y uso de procesadores soft-core en hardware FPGA. Actividades habituales incluyen imprimir mensajes por JTAG UART, leer interruptores, controlar LEDs, comparar implementaciones en C y ensamblador, y subir binarios ELF proporcionados por el profesor.

Hardware y sistema fijo

El objetivo fisico es una placa Terasic DE1-SoC con una FPGA Intel/Altera Cyclone V SoC. LabsLand programa la placa con el bitstream FPGAcademy DE1-SoC Computer with Nios V antes de cargar el ELF del estudiante. En este MVP, estas entradas no permiten cambiar la logica FPGA ni subir un SOF personalizado; ejecutan firmware sobre el sistema Nios V proporcionado.

Mapeo de interruptores y LEDs

Los controles en pantalla se etiquetan como NSW0 a NSW9. Son interruptores logicos de Nios V mapeados a la ruta GPIO/JP1 que usa el sistema FPGAcademy fijo. Los programas iniciales y de demostracion reflejan NSW0..NSW9 en LEDR0..LEDR9, por lo que el estudiante puede verificar su programa con la camara de la placa real. El nombre NSW es intencional porque este sistema Nios V usa un mapeo de controles remoto distinto al de los interruptores genericos del modo HDL.

Referencias

Para consultar el sistema de procesador, el mapa de memoria y los detalles de E/S, usa la referencia FPGAcademy DE1-SoC Computer with Nios V. El panel de documentacion del laboratorio tambien enlaza esta referencia dentro de cada sesion.