Nios V cho DE1-SoC

Tóm tắt

Phòng thí nghiệm này cung cấp cho sinh viên quyền truy cập từ xa vào bo mạch Terasic DE1-SoC thực chạy Máy tính FPGAcademy DE1-SoC với hệ thống Nios V. Dòng bit FPGA được LabsLand cố định nên sinh viên tập trung xây dựng hoặc tải lên các chương trình ELF cho bộ xử lý lõi mềm Nios V RISC-V và quan sát kết quả trên bo mạch thật.

Cách sử dụng phòng thí nghiệm

• Nios V cho DE1-SoC: tải lên chương trình ELF hiện có và chạy nó trên hệ thống Nios V cố định.
• Nios V C IDE cho DE1-SoC: viết mã C trong CodeIDE, biên dịch tệp ELF cho Nios V và tải nó lên bo mạch.
• IDE hợp ngữ Nios V cho DE1-SoC: viết mã hợp ngữ RISC-V trong CodeIDE, biên dịch tệp ELF cho Nios V và tải nó lên bo mạch.

Phù hợp cho các khóa học và hoạt động

Phòng thí nghiệm này hữu ích cho các hoạt động giới thiệu và trung cấp trong các hệ thống nhúng, hợp ngữ RISC-V, C nhúng, I/O ánh xạ bộ nhớ, lập trình GPIO, đầu ra JTAG UART và quy trình làm việc của bộ xử lý lõi mềm trên phần cứng FPGA. Các bài tập điển hình bao gồm in thông báo qua JTAG UART, đọc công tắc đầu vào, điều khiển đèn LED, so sánh cách triển khai C và hợp ngữ cũng như tải lên các tệp nhị phân ELF do người hướng dẫn cung cấp.

Phần cứng và hệ thống cố định

Mục tiêu vật lý là bo mạch Terasic DE1-SoC với Intel/Altera Cyclone V SoC FPGA. LabsLand lập trình bo mạch bằng Máy tính FPGAcademy DE1-SoC với dòng bit Nios V trước khi tải ELF của sinh viên. Trong MVP này, sinh viên không thay đổi cấu hình logic FPGA hoặc tải lên SOF tùy chỉnh từ các mục này; họ chạy chương trình trên hệ thống Nios V được cung cấp.

Ánh xạ công tắc và đèn LED

Các điều khiển trên màn hình được dán nhãn từ NSW0 đến NSW9. Đây là các công tắc logic Nios V được ánh xạ tới đường dẫn đầu vào GPIO/JP1 được sử dụng bởi hệ thống FPGAcademy cố định. Các chương trình khởi đầu và minh họa ánh xạ NSW0..NSW9 sang LEDR0..LEDR9, để học sinh có thể xác minh chương trình của mình bằng camera quan sát bo mạch thật. Việc đặt tên NSW là có chủ ý vì hệ thống Nios V này sử dụng ánh xạ điều khiển từ xa khác với nhãn công tắc ở chế độ HDL thông thường.

Tài liệu tham khảo

Để biết hệ thống bộ xử lý, bản đồ bộ nhớ và chi tiết I/O, hãy xem tài liệu tham khảo FPGAcademy DE1-SoC Computer with Nios V. Bảng tài liệu phòng thí nghiệm cũng liên kết tài liệu tham khảo này từ bên trong mỗi phiên.