th
EnglishEspañolEuskaraPortuguêsDeutschItalianoFrançaisNederlandsRomânăSvenskaBahasa MelayuTiếng ViệtBahasa Indonesiaไทย日本語বাংলা
ติดต่อ LabsLand
กลับไปที่ห้องปฏิบัติการ

LabsLand FPGA Community

Nios V สำหรับ DE1-SoC

รันโปรแกรม Nios V RISC-V บนบอร์ด DE1-SoC จริงโดยใช้ C, แอสเซมบลี หรือการอัปโหลด ELF โดยตรง

  • ห้องปฏิบัติการแบบเรียลไทม์
  • Codeide
  • University & College
ห้องปฏิบัติการระยะไกล Nios V สำหรับ DE1-SoC ซึ่งให้บริการโดย LabsLand FPGA Community

ข้อมูลห้องปฏิบัติการ

สรุป

ห้องปฏิบัติการนี้ช่วยให้นักเรียนสามารถเข้าถึงบอร์ด Terasic DE1-SoC จริงที่ใช้คอมพิวเตอร์ FPGAcademy DE1-SoC พร้อมระบบ Nios V จากระยะไกล LabsLand กำหนดบิตสตรีม FPGA ไว้ตายตัว ดังนั้นนักเรียนจึงมุ่งเน้นไปที่การสร้างหรือการอัปโหลดโปรแกรม ELF สำหรับโปรเซสเซอร์ซอฟต์คอร์ Nios V RISC-V และสังเกตผลลัพธ์บนบอร์ดจริง

วิธีการใช้งานห้องปฏิบัติการ

  • Nios V สำหรับ DE1-SoC: อัปโหลดโปรแกรม ELF ที่มีอยู่และรันบนระบบ Nios V ที่ติดตั้งไว้ตายตัว
  • Nios V C IDE สำหรับ DE1-SoC: เขียนโค้ด C ใน CodeIDE สร้าง Nios V ELF และอัปโหลดไปยังบอร์ด
  • Nios V แอสเซมบลี IDE สำหรับ DE1-SoC: เขียนแอสเซมบลี RISC-V ใน CodeIDE สร้าง Nios V ELF และอัปโหลดไปยังบอร์ด

เหมาะสำหรับหลักสูตรและกิจกรรมต่างๆ

ห้องปฏิบัติการนี้มีประโยชน์สำหรับกิจกรรมเบื้องต้นและระดับกลางในระบบฝังตัว ภาษาแอสเซมบลี RISC-V, C แบบฝัง, I/O ที่แมปหน่วยความจำ, การเขียนโปรแกรม GPIO, เอาต์พุต JTAG UART และเวิร์กโฟลว์ตัวประมวลผลซอฟต์คอร์บนฮาร์ดแวร์ FPGA แบบฝึกหัดทั่วไปประกอบด้วยการพิมพ์ข้อความผ่าน JTAG UART การอ่านค่าจากสวิตช์ การขับ LED การเปรียบเทียบการใช้งาน C และแอสเซมบลี และการอัปโหลดไบนารี ELF ที่ผู้สอนจัดเตรียมไว้ให้

ฮาร์ดแวร์และระบบคงที่

เป้าหมายทางกายภาพคือบอร์ด Terasic DE1-SoC พร้อมด้วย Intel/Altera Cyclone V SoC FPGA LabsLand ตั้งโปรแกรมบอร์ดด้วยคอมพิวเตอร์ FPGAcademy DE1-SoC พร้อมบิตสตรีม Nios V ก่อนที่นักเรียน ELF จะถูกโหลด ใน MVP นี้ นักเรียนจะไม่เปลี่ยน โครงสร้างลอจิกของ FPGA หรืออัปโหลด SOF ที่กำหนดเองจากรายการเหล่านี้ พวกเขารันเฟิร์มแวร์บนระบบ Nios V ที่ให้มา

การทำแผนที่สวิตช์และ LED

ส่วนควบคุมบนหน้าจอจะมีป้ายกำกับ NSW0 ผ่าน NSW9 สิ่งเหล่านี้คือสวิตช์ Nios V แบบลอจิคัลที่แมปกับเส้นทางอินพุต GPIO/JP1 ที่ใช้โดยระบบ FPGAcademy แบบคงที่ โปรแกรมเริ่มต้นและโปรแกรมสาธิตจะแมป NSW0..NSW9 ไปยัง LEDR0..LEDR9 เพื่อให้นักเรียนสามารถตรวจสอบโปรแกรมของตนด้วยกล้องบอร์ดจริงได้ การตั้งชื่อ NSW นั้นมีเจตนาเนื่องจากระบบ Nios V นี้ใช้การแมปการควบคุมระยะไกลที่แตกต่างจากป้ายกำกับสวิตช์โหมด HDL ทั่วไป

อ้างอิง

สำหรับระบบโปรเซสเซอร์ แผนที่หน่วยความจำ และรายละเอียด I/O โปรดดูที่ เอกสารอ้างอิง FPGAcademy DE1-SoC Computer with Nios V แผงเอกสารห้องปฏิบัติการยังเชื่อมโยงข้อมูลอ้างอิงนี้จากภายในแต่ละเซสชัน

สิ่งที่นักเรียนทำ

ใช้งานอุปกรณ์จริงและใช้เหตุผลจากผลการวัด

ระดับที่แนะนำ
University & College
รูปแบบการเข้าถึงทั่วไป
ห้องปฏิบัติการแบบเรียลไทม์, Codeide
ใช้งานได้บน
เว็บเบราว์เซอร์สมัยใหม่บนคอมพิวเตอร์ของโรงเรียน มหาวิทยาลัย และที่บ้าน
การนำไปใช้ในการสอน
เหมาะสำหรับงานที่มอบหมาย การสาธิต กิจกรรมที่เชื่อมกับ LMS และการเรียนภาคปฏิบัติจากระยะไกล

การทดลองที่มีอยู่

ใช้งานห้องปฏิบัติการจริงผ่านเบราว์เซอร์

Nios V for DE1-SoC

Upload an ELF program and run it on the fixed FPGAcademy DE1-SoC Computer with Nios V. Representative hello and switch-to-LED binaries are preloaded.

Nios V C IDE for DE1-SoC

Write C code in CodeIDE, build a Nios V ELF, and run it on a real DE1-SoC configured with the fixed FPGAcademy Nios V system. The default program mirrors NSW0..NSW9 to LEDR0..LEDR9.

Nios V Assembly IDE for DE1-SoC

Write RISC-V assembly in CodeIDE, build a Nios V ELF, and run it on a real DE1-SoC configured with the fixed FPGAcademy Nios V system. The default program mirrors NSW0..NSW9 to LEDR0..LEDR9.