LabsLand FPGA Community

DE1-SoC

Aprende diseño con FPGA usando VHDL, Verilog o SystemVerilog.

Laboratorios en tiempo real
Codeide
Universidad

Información del laboratorio

Escribe y compila tu diseño en el navegador y pruébalo en una DE1-SoC real. Observa los LED y los indicadores de siete segmentos mediante la cámara en directo e interactúa con los interruptores y botones virtuales.

Para utilizar UART, elige Estándar en el selector de interfaces y activa el terminal serie UART antes de entrar. Las sesiones UART utilizan placas compatibles.

Qué hacen los estudiantes

Operan equipos reales y razonan a partir de las mediciones.

Nivel recomendado: Universidad
Modelo de acceso habitual: Laboratorios en tiempo real, Codeide
Funciona en: Navegadores web modernos en ordenadores escolares, universitarios y domésticos.
Uso docente: Adecuado para tareas, demostraciones, actividades enlazadas al LMS y prácticas remotas.

Lecciones listas para usar

Lecciones Teach con este laboratorio

Consulta actividades listas para el aula que guían al alumnado durante el uso del laboratorio real.

Lógica digital en la DE1-SoC (1/6): tus primeras puertas en hardware real

El alumnado escribe Verilog para puertas lógicas básicas, sintetiza y sube el diseño a la DE1-SoC, y verifica tablas de verdad con interruptores y LEDs reales.

Sistemas digitales y FPGA
Secundaria (16–18 años)
50 min

Ver lección

Lógica digital en la DE1-SoC (2/6): tablas de verdad, SOP/POS, mapas de Karnaugh y multiplexores

El alumnado conecta tablas de verdad, formas booleanas, mapas de Karnaugh y multiplexores, y prueba lógica combinacional minimizada en la DE1-SoC.

Sistemas digitales y FPGA
Secundaria (16–18 años)
70 min

Ver lección

Lógica digital en la DE1-SoC (3/6): memoria, biestables D y registros

El alumnado construye biestables D y registros en Verilog, prueba reloj y reset, y distingue lógica combinacional de estado almacenado.

Sistemas digitales y FPGA
Secundaria (16–18 años)
55 min

Ver lección

Ver todas las lecciones Teach

Vídeo

Ver vídeo

Experimentos disponibles

Usa el laboratorio real desde el navegador.

DE1-SoC · Verilog

Escribe código Verilog en el navegador y ejecútalo en una DE1-SoC real.

DE1-SoC · VHDL

Escribe código VHDL en el navegador y ejecútalo en una DE1-SoC real.

DE1-SoC · SystemVerilog

Escribe código SystemVerilog en el navegador y ejecútalo en una DE1-SoC real.

Recursos docentes

Contenidos públicos del laboratorio

Introducción a LabsLand FPGA. ALU combinacional sencilla.

Introducción al laboratorio de LabsLand FPGA. Actividad que implica diseño de una ALU combinacional que realiza operaciones aritméticas sencillas

Mediante esta actividad se cumplirán los siguientes objetivos:

Aprender a utilizar LabsLand FPGA.
Aprender a diseñar entidades reutilizables como componentes mediante mapeo de puertos.
Aprender a utilizar periféricos de entrada-salida elementales (interruptores, botones, 7-segmentos).
Aprender conceptos básicos de sistemas combinacionales.
Aprender a diseñar una ALU sencilla, que realiza operaciones aritméticas simples.
Aprender a utilizar "resize", conversión de tipos, y otras características de VHD.

Abrir recurso

Adaptando códigos externos

Cómo adaptar códigos VHDL/Verilog externos

Abrir recurso

Sesión online: "Primeros pasos con FPGA, describiendo en VHDL".

En esta sesión se introduce el laboratorio de FPGAs de LabsLand, se explica cómo describir algunos circuitos, y se proponen varios ejercicios.

Se divide en:

Introducción a FPGA.
Introducción a VHDL.
Conectándose al laboratorio remoto FPGA de LabsLand.
Primera descripción de un circuito.
Descripción de circuitos más complejos.

La sesión es impartida por Pedro Plaza. En su organización ha colaborado la UNED, Plaza Robótica, la Rama de Estudiantes del IEEE en la UNED y el Capítulo Español de la Sociedad de Educación de IEEE. Tuvo lugar el 7 de mayo de 2020.

Abrir recurso

Sesión online: "Procesado Digital de Señal con FPGA"

Introducción al procesado digital de señales utilizando dispositivos FPGA y VHDL.

El Procesado Digital de Señal o DSP (de sus siglas en inglés) es la manipulación matemática de la información obtenida de una señal cuyo objetivo es modificarla o mejorarla en algún aspecto. Este está caracterizado por la representación en el dominio del tiempo discreto, en el dominio frecuencia discreta, u otro dominio discreto de señales por medio de una secuencia de números o símbolos y el procesado de esas señales. A lo largo de esta sesión podrás ver cómo se describen circuitos digitales de una serie de filtros digitales usando el lenguaje VHDL. También grabaremos el resultado de la descripción en una FPGA usando el laboratorio remoto de FPGA de LabsLand. Primero trabajaremos con circuitos básicos. Posteriormente realizaremos circuitos más complejos.

A lo largo de esta sesión podrás ver cómo se describen circuitos digitales de una serie de filtros digitales usando el lenguaje VHDL. También grabaremos el resultado de la descripción en una FPGA usando el laboratorio remoto de FPGA de LabsLand. Primero trabajaremos con circuitos básicos. Posteriormente realizaremos circuitos más complejos.

Abrir recurso