1回のお支払い
6 か月間のアクセス
サポートされている支払い方法:
続行するには、LabsLand アカウントを作成または使用する必要があります。
クラスまたは LMS リンクがある場合は、代わりにそれを使用してください。この購入は個人でのアクセスであり、クラスや教育機関に追加されるものではありません。
1 つのクラスに対して複数のライセンスを購入しようとしていますか? まとめ買い割引についてはお問い合わせください
LabsLand は、リモートラボのグローバル ネットワークです。
シミュレーションではなく、常に実際の機器を使用します。
インターネットを介してWebカメラで実機を制御します。
今すぐアクセスしてください。機器の発送を待つ必要はありません。
追加料金はありません。すべて含まれており、付属品代や送料もかかりません。
使い方はとても簡単です。機器はすでに動作しています。
学習に必要な月だけレンタルできます。
LabsLand は、オンラインで利用できる実際の研究所のグローバル ネットワークです。学生 (学校、大学、生涯学習プラットフォーム) は、ラップトップ、タブレット、または電話を使用して、インターネット経由で実際のラボにアクセスできます。
ラボは、リアルタイム (Arduino、FPGA...) で、世界中の複数の大学にあります。特定の分野 (物理学、生物学、化学) では、ラボは LabsLand Ultraconcurrent ラボであるため、大学はラボで実行できることの考えられるすべての組み合わせ (場合によっては数千) を記録し、対話型の方法で利用できるようにしています。
どのような場合でも、ラボは常に実際にあり (シミュレーションではなく)、Web 経由で利用できます (ハードウェアを入手したり、発送などの手続きをする必要はありません)。
次のビデオで、一般的なユーザー セッションがどのように機能するかを確認してください。
このラボでは、デジタルエレクトロニクスの基礎を学びます。
真理値表を設計して記入することによって組み合わせシステムを設計し、ブール代数を使用し、カルノー・ベイッチ (KV または VK) マップを作成し、実際のリモートハードウェア (インテル FPGA) で作成したシステムを試すことができます。
デジタル トレーナー ラボは、デジタル ロジック、真理値表、ブール代数を学び始める学生を対象に設計されています。
アクティビティ中に、生徒は一連の単純な真理値表を実装するインテル FPGA を見ます。学生は FPGA デバイスを操作して、スイッチを介してシステムへの入力を変更し、LED を介して出力を観察できます。課題は、FPGA がそれぞれの場合にどの論理演算子を実装するかを決定することです (例: AND、NAND...)。
このアクティビティは比較的シンプルで簡単ですが、同時に生徒の興味を引くように設計されています。ゲームのようなスタイルで設計されており、実際のハードウェア (FPGA) に基づいています。そうすることで、デジタル ロジックを導入して理解するのに役立つだけでなく、学生が業界で使用されているのと同じ種類の FPGA デバイスと表面的な方法で対話して、その知識の将来の用途を理解し始めることができます。
FPGA デバイスとの対話は、学生がプログラミングする必要がないため、複雑さを増すことはありません。彼らはすでにブラック ボックス ロジックを実装しています (これがまさにアクティビティのポイントです)。
このラボはもともと、インテル コーポレーションが自社のセミナーで、インテル DE1-SoC、インテル DE2-115、またはその他のタイプの FPGA を使用して、実践的およびリモートの両方で頻繁に実施している活動を拠点としています。
本物のFPGAを使ってハードウェア設計を学ぼう!
このラボでは、VHDL または Verilog の 2 つのハードウェア設計言語を使用してプログラミングする方法を学び、利用可能な複数のボードの 1 つでコードをテストすることができます。すべての FPGA には、10 個の LED、6 個の 7 セグメント ディスプレイ、複数のクロックなどの一連のコンポーネントがすでに配置されています。さらに、10 個の仮想スイッチと 4 個の仮想ボタンにアクセスでき、これらを設計で使用したり、実際のハードウェアを操作するときに表示されます。
コードを合成するたびに、特定のボード(Terasic DE2-115 や Terasic DE1-SoC など)に割り当てられ、利用可能なボードの 1 つにコードを送信して、スイッチのオンとオフを切り替えたり、ボタンを押したりして、デザインがどのように動作するかを確認できるようになります。各ボードは異なる大学に設置されており、利用時に設置先を確認できます。
このラボでは、コンピュータ、タブレット、電話にソフトウェアやハードウェアをインストールする必要はありません。
Terasic DE1-SoC を使用して FPGA によるハードウェア設計を学びましょう!
このラボでは、2 つのハードウェア設計言語 VHDL または Verilog を使用してプログラミングする方法を学び、実際の Terasic DE1-SoC FPGA でコードをテストすることができます。 FPGA には、10 個の赤色 LED、6 個の 7 セグメント ディスプレイ、複数のクロックなど、一連のコンポーネントがすでに配置されています。さらに、10 個の仮想スイッチと 4 個の仮想ボタンにアクセスでき、これらを設計で使用したり、実際のハードウェアを操作するときに表示されます。スイッチをオンまたはオフにしたり、ボタンを押したりして、設計の動作を確認できます。各ボードは異なる大学に設置されており、利用時に設置先を確認できます。
このラボでは、コンピュータ、タブレット、電話にソフトウェアやハードウェアをインストールする必要はありません。
Terasic DE1-SoC を使用して FPGA によるハードウェア設計を学びましょう!
このラボでは、2 つのハードウェア設計言語 VHDL または Verilog を使用してプログラミングする方法を学び、実際の Terasic DE1-SoC FPGA でコードをテストすることができます。 FPGA には、10 個の赤色 LED、6 個の 7 セグメント ディスプレイ、複数のクロックなど、一連のコンポーネントがすでに配置されています。さらに、10 個の仮想スイッチと 4 個の仮想ボタンにアクセスでき、これらを設計で使用したり、実際のハードウェアを操作するときに表示されます。スイッチをオンまたはオフにしたり、ボタンを押したりして、設計の動作を確認できます。各ボードは異なる大学に設置されており、利用時に設置先を確認できます。
このラボでは、コンピュータ、タブレット、電話にソフトウェアやハードウェアをインストールする必要はありません。
Terasic DE2-115 FPGA を使ってハードウェア設計を学びましょう!
このラボでは、VHDL または Verilog の 2 つのハードウェア設計言語を使用してプログラミングする方法を学び、実際の Terasic DE2-115 FPGA でコードをテストすることができます。 FPGA には、18 個の赤色 LED、9 個の緑色 LED、8 個の 7 セグメント ディスプレイ、複数のクロックなど、一連のコンポーネントがすでに配置されています。さらに、18 個の仮想スイッチと 4 個の仮想ボタンにアクセスでき、設計で使用でき、実際のハードウェアを操作するときに表示されます。スイッチをオンまたはオフにしたり、ボタンを押したりして、設計の動作を確認できます。各ボードは異なる大学に設置されており、利用時に設置先を確認できます。
このラボでは、コンピュータ、タブレット、電話にソフトウェアやハードウェアをインストールする必要はありません。
Terasic DE2-115 FPGA を使ってハードウェア設計を学びましょう!
このラボでは、VHDL または Verilog の 2 つのハードウェア設計言語を使用してプログラミングする方法を学び、実際の Terasic DE2-115 FPGA でコードをテストすることができます。 FPGA には、LED、7 セグメント ディスプレイ、複数のクロックなどの一連のコンポーネントがすでに配置されています。さらに、18 個の仮想スイッチと 4 個の仮想ボタンにアクセスでき、設計で使用でき、実際のハードウェアを操作するときに表示されます。スイッチをオンまたはオフにしたり、ボタンを押したりして、設計の動作を確認できます。各ボードは異なる大学に設置されており、利用時に設置先を確認できます。
このラボでは、コンピュータ、タブレット、電話にソフトウェアやハードウェアをインストールする必要はありません。
このラボでは、Nios V システムを搭載した FPGAcademy DE1-SoC コンピューターを実行している実際の Terasic DE1-SoC ボードにリモート アクセスすることができます。 FPGA ビットストリームは LabsLand によって修正されるため、学生は Nios V RISC-V ソフトコア プロセッサ用の ELF プログラムを構築またはアップロードし、ライブ ボードで結果を観察することに集中します。
このラボは、組み込みシステム、RISC-V アセンブリ、組み込み C、メモリ マップド I/O、GPIO プログラミング、JTAG UART 出力、および FPGA ハードウェア上のソフトコア プロセッサ ワークフローの入門および中級アクティビティに役立ちます。一般的な演習には、JTAG UART を介したメッセージの出力、スイッチ入力の読み取り、LED の駆動、C 実装とアセンブリ実装の比較、教員が提供する ELF バイナリのアップロードなどが含まれます。
物理ターゲットは、Intel/Altera Cyclone V SoC FPGA を搭載した Terasic DE1-SoC ボードです。 LabsLand は、生徒 ELF がロードされる前に、Nios V ビットストリームを使用して FPGAcademy DE1-SoC コンピューターでボードをプログラムします。この MVP では、学生は FPGA ファブリックを変更したり、これらのエントリからカスタム SOF をアップロードしたりしません。提供された Nios V システム上でファームウェアを実行します。
画面上のコントロールにはラベルが付けられています NSW0 を通して NSW9。これらは、固定 FPGAcademy システムによって使用される GPIO/JP1 入力パスにマップされた論理 Nios V スイッチです。スターター プログラムとデモ プログラムはミラーリングされます NSW0..NSW9 に LEDR0..LEDR9, そのため、学生は実際のボードカメラでプログラムを確認できます。 NSW の名前は、この Nios V システムが汎用の HDL モード スイッチ ラベルとは異なるリモート コントロール マッピングを使用しているため、意図的に付けられています。
プロセッサ システム、メモリ マップ、および I/O の詳細については、 Nios V リファレンスを備えた FPGAcademy DE1-SoC コンピューター。ラボのドキュメント パネルには、各セッション内からのこのリファレンスもリンクされています。