Altera DE1-SoC (no IDE)
Altera DE1-SoC
Kembali ke laboratorium
LabsLand FPGA Community
Altera DE1-SoC (tanpa IDE)
Pelajari desain perangkat keras dengan FPGA menggunakan DE1-SoC
- Laboratorium waktu nyata
- University & College
Informasi laboratorium
Pelajari desain perangkat keras dengan FPGA menggunakan Terasic DE1-SoC!
Di laboratorium ini, Anda dapat mempelajari cara memprogram menggunakan dua bahasa desain perangkat keras: VHDL atau Verilog, dan menguji kode Anda pada FPGA Terasic DE1-SoC yang nyata. FPGA sudah memiliki serangkaian komponen, seperti 10 LED merah, 6 penampil 7 segmen, atau beberapa sinyal clock. Selain itu, Anda akan memiliki akses ke 10 sakelar virtual dan 4 tombol virtual yang dapat Anda gunakan dalam desain Anda dan akan Anda lihat saat berinteraksi dengan perangkat keras sebenarnya. Dengan cara ini, Anda dapat menghidupkan dan mematikan sakelar atau menekan tombol dan melihat bagaimana perilaku desain Anda. Papan tersebut berlokasi di universitas yang berbeda, seperti yang akan Anda lihat saat menggunakan setiap papan.
Di laboratorium ini, Anda tidak memerlukan perangkat lunak atau perangkat keras apa pun yang terpasang di komputer, tablet, atau ponsel Anda.
Apa yang dilakukan siswa
Mengoperasikan peralatan nyata dan menalar berdasarkan hasil pengukuran.
- Jenjang yang direkomendasikan
- University & College
- Model akses umum
- Laboratorium waktu nyata
- Dapat digunakan di
- Browser web modern pada komputer sekolah, universitas, dan rumah.
- Penggunaan dalam pengajaran
- Cocok untuk tugas, demonstrasi, aktivitas yang terhubung ke LMS, dan praktikum jarak jauh.
Video
Eksperimen yang tersedia